quartus II的一个warning

redson2022-10-04 11:39:541条回答

quartus II的一个warning
Warning (10235):Verilog HDL Always Construct warning at look_up_table.v(60):variable "pusch_sc_initial" is read inside the Always Construct but isn't in the Always Construct's Event Control
pusch_sc_initial这个是个输出端口,程序里面的一个always里用到了电平触发,我把所有输入都加入敏感列表了,但是输出没有?输出也要加进去
另外话说10235这个id是不是可以在某个帮助文件中找到对应的帮助

已提交,审核后显示!提交回复

共1条回复
feicunxue 共回答了22个问题 | 采纳率95.5%
将该段程序列出来.右击该条警告信息,点help,就会出现对应的帮助信息.
1年前

相关推荐

QUARTUS II 宏功能编译时 Error:Illegal wire or bus name q[7...0] of
QUARTUS II 宏功能编译时 Error:Illegal wire or bus name q[7...0] of type pin,
清华同方11年前1
防弹和尚 共回答了16个问题 | 采纳率93.8%
q[7..0]是两个点,不是三个点.你在器件上设置输出端口的总线宽度时上面有示例,你照着示例输入就肯定是好的了.