在Verilog HDL中x表示不确定或未知的逻辑状态,那么x是否可以用来作为标识符呢?

海棠朵朵2022-10-04 11:39:541条回答

已提交,审核后显示!提交回复

共1条回复
wetyyu89 共回答了16个问题 | 采纳率93.8%
可以,在模块中声明即可
1年前

相关推荐