用74LS138译码器构成6-64线译码电路,至少需要多少块74LS138译码器?答案是9块.我知道了,但是为什么?

你先要了解这两个片的功能,输出方程,再算结果方程后画图,

用三片3线-8线74ls138组成5线-24线译码器,74LS138有三条选择输入线既 A,B,C.片脚为脚1,脚2,脚3.把三片74LS138的A,B,C,分别并联在一起,既每条线上连有3个A,3个B,3个C.这样,占去了5条线的3条.还剩两条线,用于控制三片74LS138的使能输入.使能控制有3个脚,叫为 G1,G2A,G2B.74LS138集成块,
6脚=G1,4脚=G2A,5脚=G2B
真值表公式 G2=G2A+G2B 当G1=H, G2=L 时 集成块被选通.
设:剩的两条用于使能控制的线为 K1,K2,三片74LS138集成块分别叫U1,U2,U3.
使U1的G1接5V,U1的G2A连K1,U1的G2B连K2,U2的G1连K1,U2的G2A和G2B连一起连K2,U3的G1连K2,U3的G2A和G2B连一起连K1.
这样,当K1,K2两条线分别等于 0 0,0 1,和 1,0 时,就能分别选通U1,U2,U3三个集成块中的其中一片.

00001000

很简单啊电子技术基础 P198

悬空就是该管脚既不接高电平也不接低电平,什么也不接.这时电路上电会处于一种不定状态,就会出现可能是高电平,可能是低电平.也就是你所说的“悬空是高电平还是低电平”.使用电路中最好不要悬空.

74ls138的输出为Y0',Y1'......Y7'
Y0'对应为输入(A,B,C)=(0,0,0)，Y1'=(1,0,0)，Y3'=(1,1,0).......Y6'...
将5个Y'输出加非门後加或门，也可以用与非门得出逻辑函数F。

你是锦城的么..计科的么..我也抽到这题了 - -

如图所示..,当输入为A'B'C'=0时,只有Y0输出端为0,其余均为1,那么Z1输出为1,Z2输出为0,所以Z3输出为1；当输入为A'B'C=1时,只有Y1输出端为0,其余均为1,那么,Z1输出为0,Z2输出也为0,所以Z3输出为0....

A`B`C`对应000，为0输出端口；第二项对应010，为2端口；以此类推，第三项为端口6，第四项为端口7，将这四个输出端口接与门即可

说穿了,就是相当于做一个流水灯的程序,只是把流水灯的灯的位置变一下,摆个什么图形,当然可能一个时刻不止一个灯亮,也就是要加好驱动.

F1=BC+AB'C+ABC' = BC(A+A')+AB'C+ABC' = ABC+A'BC+AB'C+ABC'设74ls138的A0输入为A,A1为B和A2为C,从74ls138直值表对应输出, ABC=Y'7=0,A'BC=Y'6=0,AB'C=Y'5=0,ABC'=Y'3=0,所以 F1'=Y'7+Y'6+Y'5+Y'3 F1=...

用一片进行高三位译码,8个输出分别用来分别控制8片译码器进行低三位译码.再将这8片的输出（共64个输出）作为（总）译码的输出.
所以是9片.嘎嘎

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端,OUT(0-7).
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平,保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系.
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入,OUT为译码器的输出（0-7）,s为加法器的和,co为加法器的进位输出）PS:假定译码器的输出为高电平有效.
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表,可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出.即完成了加法器的设计.
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确.

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端,OUT(0-7).
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平,保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系.
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入,OUT为译码器的输出（0-7）,s为加法器的和,co为加法器的进位输出）PS:假定译码器的输出为高电平有效.
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表,可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出.即完成了加法器的设计.
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确.

下面 A非 我就写成 A- 咯~（A2 A1 A0 分别是A B C ）
Si = A-B-C+A-BC-+AB-C-+ABC
Ci = A-BC+AB-C+ABC-+ABC
= AB+AC+BC
真值表附图：不要说我画太丑~
逻辑功能.
可能是：判断3个按钮按下了几个
11没按
00都按
01按1个
10按两个
PS仅供参考,错了别怪我~

F(A,B,C,D)=AB+BC+CA 两次取反,F(A,B,C,D)=((AB)'(BC)'(CA)')' F(A,B,C,D)=AB+B非C+CA非=AB+C