Verilog hdl 中always @(negedge clrn or posedge clk) 是什么意思?

当没来过2022-10-04 11:39:541条回答

Verilog hdl 中always @(negedge clrn or posedge clk) 是什么意思?
always @(negedge clrn or posedge clk)
有什么用啊?
麻烦帮解释一下

已提交，审核后显示！提交回复

notcan 共回答了14个问题 | 采纳率92.9%: 呵呵,clrn和clk都是你自己定义的信号.clk一般是时钟信号,clrn就不太容易猜了.这句话的意思是每当 clrn信号的下降沿,或者clk的上升沿是,就开始执行always下的语句啦.
给你举个例子.
module counter(clk,clrn,q);'一个16进制计数器clk为时钟,clrn为低电平复位信号
input clk,clrn;
output [2:0]q;
always(negedge clrn or posedge clk)
begin
if (!clrn)'有复位信号
begin
q; 1年前

用Verilog HDL设计一个4位BCD码计数器 用Verilog HDL设计一个4位BCD码计数器 16、BCD码计数器的设计 基本要求：设计一个4位BCD码,具有置数和复位功能,并可以根据外部的拨码开关来选择加1计数还是减1计数,要求能在数码管上面正确显示.在完成基本要求的基础上,可进一步增加功能、提高性能. 使用Verilog HDL程序语言 dtz1qaz1年前1: yulan329 共回答了14个问题 | 采纳率92.9%

module bcd (
input i_clk,//clock
input i_rst_b,//reset
input i_set,//set
input [3:0] i_set_data,//
input i_add,//
input i_del,//
output reg [7:0] o_display,
output reg [3:0] o_bcd_data,//
output reg o_over_flow,//
output reg o_under_flow//
)
parameter C_OVER_B = 4'B1001;
parameter C_ZERO_B = 4'B0000;
always @(posedge i_clk or negedge i_rst)
if (!i_rst)
begin
o_bcd_data

1年前查看全部