d触发器和与非门怎样才能构成jk触发器呢

触发器是具有记忆功能的二进制存储器件,是各种时序逻辑电路的基本器件之一.其结构有同步、主从、维持阻塞等三种电路.触发器按功能可分为RS触发器,JK触发器,D触发器和T触发器等；按电路的触发方式可分为主—从触发器和边沿触发器（包括上升边沿触发器和下降边沿触发器）两大类.目前我国生产的TTL集成触发器主要有边沿D触发器,边沿JK触发器与主—从JK触发器等.利用这些触发器可以转换成其他功能的触发器,但转换成的触发器其触发方式并不改变.例如由边沿变换来的仍是边沿触发方式的触发器.
由两个与非门交叉耦合而成的基本RS触发器是各种触发器的最基本组成部分,能存储一位二进制信息,但存在R+S=1的约束条件,即R端与S端的输入信号不能同时为0.
一个集成触发器通常有三种输入端,第一种是异步置位、复位输入端,用SD、RD表示.如输入端有一个圈,则表示用低电平驱动,当SD或RD端有驱动信号时,触发器的状态不受时钟脉冲与控制输入端所处状态的影响.第二种是时钟输入端,用CP表示,在SD­­­­=RD=1情况下,只有CP脉冲作用时才能使触发器状态更新.如CP输入端没有小圈,表示在CP脉冲上升沿时触发器状态更新,如CP输入端有小圈,则表示在CP脉冲下升沿时触发器状态更新.第三种是控制输入端,用D、J、K等表示.加在控制输入端的信号是触发器状态更新的依据.

D触发器对时钟脉冲边沿（上升或下降）敏感,在边沿来临时变化状态；
D锁存器对时钟脉冲电平（持续时间）敏感,在一持续电平期间都运作.本例中设定D触发器在上升沿作用,D锁存器对高电平时开放.

可以使用置1端 使其输出端置1

可以.对N个D触发器组成的级联结构的最后输出Q或者Q非的高电平（计1）或者低电平（计0）进行计数,即可以实现计数器的功能.例如时钟源的频率是100HZ,则最终输出端就会以100/2的N次方 的频率进行计数.
推广：
分频电路的核心就是计数器电路,一般分频电路里都要用到D触发器进行2分频,也可实现一个脉冲上升沿或者下降沿翻转一次的目的；
用途1：把第一个D触发器的输出Q接第二个触发器的输入端D,这样一个D触发器可实现2分频,2个可实现4分频,N个可实现2的n次方分频.就构成了扭环型计数器,亦称约翰逊计数器.
用途2：利用一个脉冲上升沿或者下降沿翻转一次的特性,把翻转后的输出接回时钟输入端,做控制用,就可以实现小数的分频,这个在脉冲分频里也有广泛的应用.

Q1(n+1)=^Q2n
Q2(n+1)=Q1n;
那三个时钟之后
选C咯.10

program lx;
var a,b,i,c,d:integer;
s1,s2,s3:string;
begin
write('input:');
readln(a,b);
i:=1;
s1:='';
s2:='';
s3:='';
c:=a+b;
while a>0 do begin
s1:=chr(a mod 2+ord('0'))+s1;
a:=a div 2;
i:=i+1;
end;
i:=1;
while b>0 do begin
s2:=chr(b mod 2+ord('0'))+s2;
b:=b div 2;
i:=i+1;
end;
i:=0;
while c>0 do begin
s3:=chr(c mod 2+ord('0'))+s3;
c:=c div 2;
i:=i+1;
end;
val(s1[0],a,d);
val(s2[0],b,d);
val(s2[0],c,d);
if a-b >0 then begin
for i:=1 to c-a do begin s1:=' '+s1; s2:=''+s2 end;
for i:=1 to a-c do s2:=' '+s2;
writeln(' ',s1);
writeln('+ ',s2)
end else begin
for i:=1 to c-b do begin s1:=' '+s1; s2:=''+s2 end;
for i:=1 to b-a do s1:=' '+s1;
writeln(' ',s1);
writeln('+ ',s2)
end;
writeln('--------------');
writeln(' ',s3);
readln;
end.

你可以先做熟悉的事,就是用D触发器构成8位的加计数器,然后取反,如此就得到减计数器了；

应该是
利用D触发器构成计数器
数字电路实验设计：D触发器组成的4位异步二进制加法计数器
2009-12-14 19:09
一、选用芯片74LS74,管脚图如下：
说明：74LS74是上升沿触发的双D触发器,D触发器的特性方程为
二、设计方案：
用触发器组成计数器.触发器具有0 和1两种状态,因此用一个触发器就可以表示一位二进制数.如果把n个触发器串起来,就可以表示n位二进制数.对于十进制计数器,它的10 个数码要求有 10 个状态,要用4位二进制数来构成.下图是由D触发器组成的4位异步二进制加法计数器.
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起,
2、将芯片（2）的引脚4、10连到一起,
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起,
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起,
6、将芯片（2）的引脚1、13连到一起,
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起,
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起,再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起,再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起,再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1,再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V,分别将两芯片的7脚接地0V.
五、验证：
接通电源on,默认输出 原始状态0000
每输入一个CP信号（单击CP）,的状态就会相应的变化,变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111

第一题用2个触发器实现,高位Q1,低位Q0
J0=Q1非,K0=Q1,J1=Q0,K1=Q0非
时钟可用同步时序电路设计
第二题为（Q3非*Q2）的非 4至7的特点就是最高位是0,次高位是1

D=Q=0,不管时钟如何变化,Q一直为零.

第一题怎么选B啊,应该选D啊,它把Q接到了D端,它的特征方程是Qn+1=D,所以这样接了就是D=Qn了,所以就是Qn+1=Qn,就一直保持初始值0不变了啊,答案就是D,不是B,脉冲信号对输出没影响
第二题,你知道JK触发器的特性表吧?全0置0 、J0K1置0、J1K0置1、全1翻转,OK,现在假设起始Q1、Q2都为0（输出为10）,在下个脉冲来Q1翻转,Q2也翻转,所以Q1为1,Q2为1（输出为01）,再来个脉冲Q1置1,Q2置0（输出为00）,再来脉冲Q1翻转,Q2置0,就回到了初始状态,所以一共就三个状态,是2、1、0、所以减法、至于选哪个、C包含D有木有?减法计数器就不是计数器啦?
哥们,哪搞来的题啊、、晕倒、、、

我觉得选D “能有效克服同步触发器的空翻现象”应改为“能有效克服电平触发器的空翻现象”

Q的n加1次方=D

JK触发器是将J、K端都接1,实现反相.D触发器是直接将~Q端接到本触发器的D端,直接实现反相.原理相同,接法不同.

电路是上升沿同步触发方式，画波形图没诀窍，只要认真、耐心：
Q0(n+1) = Q2'(n)
Q1(n+1) = Q0(n)
Q2(n+1) = Q0(n) * Q1(n)
Y = Q2 * Q0'
画出波形图就能分析电路的功能。

PRN - Pseudo Random Noise
伪随机噪声

wo you

D触发器可以做二进制的减法计数器,第二级的d触发器cp端接到第一级的q端就可以了 但是d触发器得连接成t’触发器