volitate 原理

计算机体系结构，主要研究硬件和软件功能的划分，确定硬件和软件的界面，哪部分功能由硬件系统来完成，哪部分功能由软件系统来完成。计算机组成原理，是依据计算机体系结构，在确定且分配了硬件子系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，以及它们之间的连接关系，实现机器指令级的各种功能和特性，这点上说计算机组成原理是计算机体系结构的逻辑实现。计算机实现，是计算机组成的物理实现，包括中央处理器、主存储器、输入输出接口和设备的物理结构，所选用的半导体器件的集成度和速度，器件、模块、插件、底板的划分，电源、冷却、装配等技术，生产工艺和系统调试等各种问题。总之，就是将完成逻辑设计的计算机组成方案转换成真实的计算机，也就是将满足设计、运行、价格等各项要求的计算机系统真正地制作并调试出来。

存储器访问的局部性原理是指，在程序执行过程中，程序访问的数据和指令往往集中在某些特定的区域，而不是分散在整个存储器中。这种局部性包括时间局部性和空间局部性两种，时间局部性指的是程序在一段时间内多次访问同一块数据或指令的现象，而空间局部性则指的是程序在访问某个数据或指令时，往往会连续地访问其附近的数据或指令。利用局部性原理，可以采用缓存、预取等技术来提高存储器的访问效率和性能，从而提高计算机系统的整体性能。

程序的局部性原理是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。程序的局部性原理是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。局部性原理又表现为：时间局部性和空间局部性。局部性的两种形式1、时间局部性（temporal locality）时间局部性是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。强调数据的重复访问。利用时间局部性，缓存在现代程序系统中扮演着重要角色，数据缓存，磁盘缓存，文件缓存等，极大提高数据的重复访问性能。而在程序设计中，循环体则是时间局部性常见的一个场景。2、空间局部性（spatial locality）空间局部性是指一旦程序访问了某个存储单元，则不久之后。其附近的存储单元也将被访问。强调连续空间数据的访问，一般顺序访问每个元素（步长为1）时具有最好的空间局部性，步长越大，空间局部性越差。

局部性原理是指CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。中文名局部性原理名词定义局部性原理: CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。局部性三种不同类型的局部性:时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与正在使用的信息在空间地址上是临近的。顺序局部性（Order Locality）：在典型程序中，除转移类指令外，大部分指令是顺序进行的。顺序执行和非顺序执行的比例大致是5:1。此外，对大型数组访问也是顺序的。指令的顺序执行、数组的连续存放等是产生顺序局部性的原因。

程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache-主存层次和主存-辅存层次均采用了程序访问的局部性原理。

程序局部性原理:虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在-段时间内，其程序的执行往往呈现岀高度的局限性，包括时间局部性和空间局部性1、时间局部性:是指若一条指令被执行，则在不久的将来，它可能再被执行2、空间局部性:是指一旦一个存储单元被访问，那它附近的单元也将很快被访问

我去 这种问题上百度知道提问，你想太多了吧能给你答案都是网上复制粘贴的

在一小段时间内，最近被访问过的程序和数据很可能再次被访问。在空间上，这些被访问的程序和数据往往集中在一小片存储区。在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache-主存层次和主存-辅存层次均采用了程序访问的局部性原理。程序运行的局部性体现在内存方面。比如cache，快表等都是程序局部性原理的应用。

虚拟存储器的理论基础是局部性原理。虚拟存储器的局部性原理是在1968年由P.Denning提出的，即在一较短时间内，所执行的指令地址和指令的操作数地址，分别局限于一定区域，所访问的存储空间也局限于某个区域。这一原理是虚拟存储器的理论基础。

可以这样理解，高位多体交叉存储，实质就是简单的片选+片内地址的简单顺序存储。虽然看起来很像是满足局部性原理：需要的数据集中在一小片范围内。但如果拿他与低位交叉相比，低位交叉存储器的并行方式，可以明显加快逻辑上相邻单元的读取速度。相比之下，低位交叉存储，可能更像是为满足局部性原理而优化出的产物，而高位交叉这种简单的顺序存储，显然并没有在局部性原理上体现任何明显优势。

局部性原理是毒液哥提出的。一个计算机程序倾向于引用邻近于其最近引用过的数据项的数据项，或最近引用过的数据项本身这种倾向性称为局部性原理，是由毒液哥于1998年提出的。

Cache和DMA本身似乎是两个毫不相关的事物。Cache被用作CPU针对内存的缓存，利用程序的空间局部性和时间局部性原理，达到较高的命中率，从而避免CPU每次都必须要与相对慢速的内存交互数据来提高数据的访问速率。DMA可以作为内存与外设之间传输数据的方式，在这种传输方式之下，数据并不需要经过CPU中转。假设DMA针对内存的目的地址与Cache缓存的对象没有重叠区域，DMA和Cache之间将相安无事。但是，如果DMA的目的地址与Cache所缓存的内存地址访问有重叠，经过DMA操作，与Cache缓存对应的内存中的数据已经被修改，而CPU本身并不知道，它仍然认为Cache中的数据就是内存中的数据，那在以后访问Cache映射的内存时，它仍然使用陈旧的Cache数据。这样就会发生Cache与内存之间数据“不一致性”的错误。

Cache单元地址：3CDEH

进程运行时，在一段时间里，程序的执行往往呈现高度的局部性，包括时间局部性和空间局部性。时间局部性是一旦一个指令被执行了，则在不久的将来，它可能再被执行。空间局部性是一旦一个指令一个存储单元被访问，那么它附近的单元也将很快被访问。程序的局部性原理是虚拟存储技术引入的前提。虚拟存储的实现原理是，当进程要求运行时，不是将它全部装入内存，而是将其一部分装入内存，另一部分暂时不装入内存。

进程运行时，在一段时间里，程序的执行往往呈现高度的局部性，包括时间局部性和空间局部性。时间局部性是一旦一个指令被执行了，则在不久的将来，它可能再被执行。空间局部性是一旦一个指令一个存储单元被访问，那么它附近的单元也将很快被访问。程序的局部性原理是虚拟存储技术引入的前提。虚拟存储的实现原理是，当进程要求运行时，不是将它全部装入内存，而是将其一部分装入内存，另一部分暂时不装入内存。

局部性原理对于高速缓存存储器的应用有重要意义，一个良好的局部性程序更能发挥高速缓存的作用 这是一个求和程序，变量sum在每次的循环迭代中都会被引用一次，因此对于sum来说有良好时间局部性。另一方面，因为sum是标量，对于sum来说没有空间局部性。 对于向量V来说，每次访问都是按照地址空间一个接一个读取的具有良好的空间局部性，但是时间局部性很差，因为每个元素都只被访问一次。 《深入理解计算机系统》

高速缓冲存储器就是根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对比较小的存储器，把正在执行的指令地址附近的一部分指令或者数据从主存调入这个存储器，供CPU在一段时间内使用，这样就能相对的提高CPU的运算速度。他介于主存和CPU之间，这样的高速小容量存储器称为高速缓冲存储器。随着CPU的速度 越来越快高速缓存也越来越重要，有1级，2级，3级 另外在硬盘中也有高速缓存，工作原理是一样的，希望能帮助 你。

（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。（2）Amdahl 定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。（3）CPU 性能公式。执行一个程序所需的CPU 时间 = IC ×CPI ×时钟周期时间。 （4）程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。

我觉得不会的，因为量子和相对论的学说是不同的，因此两个并不会冲突，可以同时存在的。

辅存中的数据要调入主存后才能被CPU访问 按存储介质，存储器可分为磁表面存储器（磁盘、磁带)、磁心存储器半导体存储器（MOS型存储器、双极型存储器）和光存储器（光盘)。 随机存取存储器（RAM）：读写任何一个存储单元所需时间都相同，与存储单元所在的物理位置无关，如内存条等 顺序存取存储器（SAM）：读写一个存储单元所需时间取决于存储单元所在的物理位置，如磁盘等 直接存取存储器（DAM）：既有随机存取特性，也有顺序存取特性。先直接选取信息所在区域，然后按顺序方式存取。如硬盘等 相联存储器，即可以按内容访问的存储器（CAM）可以按照内容检索到存储位置进行读写，“快表”就是一种相联存储器 读写存储器—即可读、也可写（如：磁盘、内存、Cache） 只读存储器—只能读，不能写（如：实体音乐专辑通常采用CD-ROM，实体电影采用蓝光光碟，BIOS通常写在ROM中） 断电后，存储信息消失的存储器——易失性存储器（主存、Cache） 断电后，存储信息依然保持的存储器——非易失性存储器（磁盘、光盘） 信息读出后，原存储信息被破坏——破坏性读出（如DRAM芯片，读出数据后要进行重写） 信息读出后，原存储信息不被破坏——非破坏性读出（如SRAM芯片、磁盘、光盘） 存储器芯片的基本电路如下 封装后如下图所示 图中的每条线都会对应一个金属引脚，另外还有供电引脚、接地引脚，故可以由此求引脚数目 n位地址对应2 n 个存储单元 假如有8k×8位的存储芯片，即 现代计算机通常按字节编址，即每个字节对应一个地址 但也支持按字节寻址、按字寻址、按半字寻址、按双字寻址 (Dynamic Random Access Memory，DRAM)即动态RAM，使用栅极电容存储信息 (Static Random Access Memory，SRAM)即静态RAM，使用双稳态触发器存储信息 DRAM用于主存、SRAM用于Cache，两者都属于易失性存储器 简单模型下需要有 根选通线，而行列地址下仅需 根选通线 ROM芯片具有非易失性，断电后数据不会丢失 主板上的BIOS芯片（ROM），存储了“自举装入程序”，负责引导装入操作系统（开机）。逻辑上，主存由 辅存RAM+ROM组成，且二者常统一编址 位扩展的连接方式是将多个存储芯片的地址端、片选端和读写控制端相应并联，数据端分别引出。 字扩展是指增加存储器中字的数量，而位数不变。字扩展将芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。 实际上，存储器往往需要同时扩充字和位。字位同时扩展是指既增加存储字的数量，又增加存储字长。 两个端口对同一主存操作有以下4种情况： 当出现(3)(4)时，置“忙”信号为0，由判断逻辑决定暂时关闭一个端口（即被延时），未被关闭的端口正常访问，被关闭的端口延长一个很短的时间段后再访问。 多体并行存储器由多体模块组成。每个模块都有相同的容量和存取速度，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交义工作。多体并行存储器分为高位交叉编址（顺序方式)和低位交叉编址（交叉方式)两种. ①高位交叉编址 ②低位交叉编址 采用“流水线”的方式并行存取（宏观上并行，微观上串行）,连续取n个存储字耗时可缩短为 宏观上，一个存储周期内，m体交叉存储器可以提供的数据量为单个模块的m倍。存取周期为T，存取时间/总线传输周期为r，为了使流水线不间断，应保证模块数 单体多字系统的特点是存储器中只有一个存储体，每个存储单元存储m个字，总线宽度也为m个字。一次并行读出m个字，地址必须顺序排列并处于同一存储单元。 缺点：每次只能同时取m个字，不能单独取其中某个字；指令和数据在主存内必须是连续存放的 为便于Cache 和主存之间交换信息，Cache 和主存都被划分为相等的块，Cache 块又称Cache 行，每块由若干字节组成。块的长度称为块长(Cache 行长)。由于Cache 的容量远小于主存的容盘，所以Cache中的块数要远少于主存中的块数，它仅保存主存中最活跃的若干块的副本。因此 Cache 按照某种策略，预测CPU在未来一段时间内欲访存的数据，将其装入Cache. 将某些主存块复制到Cache中，缓和CPU与主存之间的速度矛盾 CPU欲访问的信息已在Cache中的比率称为命中率H。先访问Cache，若Cache未命中再访问主存，系统的平均访问时间t 为 同时访问Cache和主存，若Cache命中则立即停止访问主存系统的平均访问时间t 为 空间局部性：在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是邻近的 时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息 基于局部性原理，不难想到，可以把CPU目前访问的地址“周围”的部分数据放到Cache中 直接映射方式不需要考虑替换算法，仅全相联映射和组相联映射需要考虑 ①随机算法(RAND):若Cache已满，则随机选择一块替换。实现简单，但完全没考虑局部性原理，命中率低，实际效果很不稳定 ②先进先出算法(FIFO):若Cache已满，则替换最先被调入Cache的块。实现简单，依然没考虑局部性原理 ③近期最少使用算法(LRU):为每一个Cache块设置一个“计数器”，用于记录每个Cache块已经有多久没被访问了。当Cache满后替换“计数器”最大的.基于“局部性原理”，LRU算法的实际运行效果优秀，Cache命中率高。 ④最不经常使用算法(LFU):为每一个Cache块设置一个“计数器”，用于记录每个Cache块被访问过几次。当Cache满后替换“计数器”最小的.并没有很好地遵循局部性原理，因此实际运行效果不如LRU 现代计算机常采用多级Cache，各级Cache之间常采用“全写法+非写分配法”；Cache-主存之间常采用“写回法+写分配法” 写回法(write-back)：当CPU对Cache写命中时，只修改Cache的内容，而不立即写入主存，只有当此块被换出时才写回主存。减少了访存次数，但存在数据不一致的隐患。 全写法(写直通法，write-through)：当CPU对Cache写命中时，必须把数据同时写入Cache和主存，一般使用写缓冲(write buffer)。使用写缓冲，CPU写的速度很快，若写操作不频繁，则效果很好。若写操作很频繁，可能会因为写缓冲饱和而发生阻塞访存次数增加，速度变慢，但更能保证数据一致性 写分配法(write-allocate)：当CPU对Cache写不命中时，把主存中的块调入Cache，在Cache中修改。通常搭配写回法使用。 非写分配法(not-write-allocate)：当CPU对Cache写不命中时只写入主存，不调入Cache。搭配全写法使用。 页式存储系统：一个程序(进程)在逻辑上被分为若干个大小相等的“页面”， “页面”大小与“块”的大小相同 。每个页面可以离散地放入不同的主存块中。CPU执行的机器指令中，使用的是“逻辑地址”，因此需要通“页表”将逻辑地址转为物理地址。页表的作用：记录了每个逻辑页面存放在哪个主存块中 逻辑地址（虚地址）：程序员视角看到的地址 物理地址（实地址）：实际在主存中的地址 快表是一种“相联存储器”，可以按内容寻访，表中存储的是页表项的副本；Cache中存储的是主存块的副本 地址映射表中每一行都有对应的标记项 主存-辅存：实现虚拟存储系统，解决了主存容量不够的问题 Cache-主存：解决了主存与CPU速度不匹配的问题

cpu与主存储器之间速度不匹配的矛盾也就更加突出，比如说pentium处理器平均每10ns就执行一条指令，但dram的典型访问速度是60-120ns，这相差了6-12倍，我想这样的速度cpu是无法忍受的，也不能委屈cpu去将就dram，这样cpu的发展就会受到阻碍。无法想象cpu必须和dram同步发展的景象。所以就在cpu与主存之间在增加一级或多级能与cpu速度相匹配的高速缓冲存储器即所谓的cache.cache的研制是基于局部性思想原理的，也就是用到了概率的原理，就是在一个较短的时间间隔内，由程序产生的地址往往是集中在主存储器逻辑地址空间很小的范围内，指令地址也是连续的，加上循环程序段和子程序段的重复执行，对这些地址的访问，自然具有时间上集中的倾向了，数据分布的这种集中虽不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储地址相对集中。由于以上所述的局部性原理，就导致了对局部范围的存储器地址的频繁访问，对此外地址访问则很少的情形，为此就提出了这样的设计思想，即使用高性能的sram芯片组成高速小容量的缓存器（cache)，使用最低价格，最小体积能提供更大存储空间的dram芯片组成主存储器，而在缓存器（cache)里放着主存的一部分副本，当存储器收到读指令时，现在cache中查找此信息，若找到则执行，若没有，则直接到主存中读取，同时写入cache，之后cpu查该信息时就可以知访问cache而不必访问低速的主存储器，由于程序访问的局限性，就可以保证cpu读取cache中数据命中率比较高，缩短了相应的存取时间，从而可提高计算机整体的运行速度。

lru算法是一种页面置换算法，在对于内存中但是又不用的数据块，叫做LRU，操作系统会根据那些数据属于LRU而将其移出内存而腾出空间来加载另外的数据。LRU算法：最近最少使用，简单来说就是将数据块中，每次使用过的数据放在数据块的最前端，然后将存在的时间最长的，也就是数据块的末端的数据剔除掉这就是LRU算法。如果进程被调度，该进程需要使用的外存页（数据）不存在于数据块中，这个现象就叫做缺页。如果这个数据此时不在，就会将这个数据从加入到数据块首部。数据块插入与剔除：每次有新数据到来时，会将其放入数据块首部，当数据每次被访问时，将这个数据插入数据块的首部如果数据块满了，每次新进的数据都会将数据块尾部的数据挤出数据块。差距：为了尽量减少与理想算法的差距，产生了各种精妙的算法，最少使用页面置换算法便是其中一个。LRU算法的提出，是基于这样一个事实：在前面几条指令中使用频繁的页面很可能在后面的几条指令中频繁使用。反过来说，已经很久没有使用的页面很可能在未来较长的一段时间内不会被用到。这个，就是著名的局部性原理——比内存速度还要快的cache，也是基于同样的原理运行的。因此，我们只需要在每次调换时，找到最少使用的那个页面调出内存。这就是LRU算法的全部内容。

其实百科里也有~Cache其有三部分： Cache存储体：存放由主存调入的指令与数据块。　　地址转换部件：建立目录表以实现主存地址到缓存地址的转换。　　替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。虚拟内存： 别称虚拟存储器（Virtual Memory）。电脑中所运行的程序均需经由内存执行，若执行的程序很大或很多，则会导致内存消耗殆尽。为解决该问题，Windows中运用了虚拟内存技术，即匀出一部分硬盘空间来充当内存使用。当内存耗尽时，电脑就会自动调用硬盘来充当内存，以缓解内存的紧张。若计算机缺乏运行程序或操作所需的随机存储器 (RAM)，则 Windows 会用之进行补偿。它将计算机的RAM和硬盘上的临时空间组合。当RAM运行速率缓慢时，它便将数据从RAM移动到称为“分页文件”的空间中。将数据移入与移出分页文件可释放RAM，以便完成工作。 一般而言，计算机的RAM越多，程序运行得越快。若计算机的速率由于RAM可用空间匮乏而减缓，则可尝试借增加虚拟内存来进行补偿。但是，计算机从RAM读取数据的速率要比从硬盘读取数据的速率快，因而扩增RAM容量（可加内存条）是最佳选择。参考：http://baike.baidu.com/view/44274.htm http://baike.baidu.com/view/976.htm

1. 大概率事件优先原则（哈夫曼压缩原理）加快经常性事件的速度（make the common case fast）2. 阿姆达尔（Amdahl）定律定义系统性能的加速比，确定对性能限制最大的部件，计算改进某些部件所获得的性能提高3. 程序的局部性原理 程序的顺序执行和程序的循环等原因，程序往往重复使用它刚刚使用过的数据和指令时间局部性：程序即将用到的信息很可能就是目前正在使用的信息（近期被访问的程序，很可能不久又将再次被访问）空间局部性：程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近（地址上相邻近的程序可能会被连续的访问）

不对。。

问题一：下列储存器中，存取速度最快的是：（ ） 存取速度：内存 》 硬盘 》 光盘 > 软盘 具体点说：内存可达数至数十GB/s，硬盘可达几十MB/s ~ 数百MB/s，光盘最高约25MB/饥（18倍DVD，蓝光DVD先不算），软盘一般只有数十KB/s。 本题选D 问题二：储存速度最快的是 下列存储器中，储存速度最快的是 D.内存 A.软盘 B.硬盘 C.光盘 D.内存 骸电子邮件传递信息， C.能传递文字与图像及声音等 A.只能传递文字 B.只能传递文字与图像 C.能传递文字与图像及声音等 D.不能传递动画 Windows 系统安装并启动后，由系统安排在桌面上的图标是 A.回收站 A.回收站 B.资源管理器 C.Microsoft Word D.Fox 问题三：下列存储器中，存取速度最快的是那个 C 硬盘>U盘>光盘>软盘 问题四：在下列存储器中,存取速度最快的是_______. 选D 存取速度：寄存器 > Cache > 内存 > 硬盘 > 光盘 > 软盘 具体点说：内存可达数至数十GB/s，硬盘可达几十MB/s ~ 数百MB/s，光盘最高约25MB/s（18倍DVD，蓝光DVD先不算），软盘一般只有数十KB/s。 寄存器属于CPU的一个组成部分而缓存只是集成到CPU封装内完全是和CPU独立的器件。另外二者速度相差很大，寄存器存取速度最快 其次缓存最后是内存。三者容量上的关系就像饭碗、饭锅和米缸的关系，容量越大级别越低，速度越慢与CPU的联系越不密切 问题五：18、在下列各存储器中，存取速度最快的是（ ）。 B 问题六：在计算机系统中，存取速度最快的是______。 A，，其次是B，再闪是C，，再再次是D 问题七：下列4种存储器中,存取速度最快的速度 高速缓冲存储器就是根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对比较小的存储器，把正在执行的指令地址附近的一部分指令或者数据从主存调入这个存储器，供CPU在一段时间内使用，这样就能相对的提高CPU的运算速度。 他介于主存和CPU之间，这样的高速小容量存储器称为高速缓冲存储器。 Cache存储器介于CPU和主存之间，它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员是透明的。 问题八：下列存储器中,存取速度最快的是哪个？ D 内存储器内存储器是由半导体器件构成的。从使用功能上分，有随机存储器 （Random Access Memory，简称 RAM），又称读写存储器；只读存储器（Read Only Memory，简称为ROM）。1.随机存储器（Random Access Memory）RAM有以下特点：可以读出，也可以写入。读出时并不损坏原来存储的内容，只有写入时才修改原来所存储的内容。断电后，存储内容立即消失，即具有易失性。 RAM可分为动态（ Dynamic RAM）和静态（Static RAM）两大类。DRAM的特点是集成度高，主要用于大容量内存储器；SRAM的特点是存取速度快，主要用于高速缓冲存储器。2．只读存储器(Read Only Memory)ROM是只读存储器。顾名思义，它的特点是只能读出原有的内容，不能由用户再写入新内容。原来存储的内容是采用掩膜技术由厂家一次性写入的，并永久保存下来。它一般 用来存放专用的固定的程序和数据。不会因断电而丢失。3.CMOS存储器（plementary Metal Oxide Semiconductor Memory，互补金属氧化物半导体内存)S内存是一种只需要极少电量就能存放数据的芯片。由于耗能极低，CMOS内存可以由集成到主板上的一个小电池供电，这种电池在计算机通电时还能自动充电。因为CMOS芯片可以持续获得电量，所以即使在关机后，他也能保存有关计算机系统配置的重要数据。 问题九：哪种存储器存取速度最快 存储器中，存取速度最快的是cache，cache 高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器 问题十：下列存储器中,存取速度最快的是哪个？ D.Cache cache 高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器

3．请求分页系统(1)请求分页对页表的扩充在请求分页系统中所使用的主要数据结构仍然是页表。它对页式系统中的页表机制进行了扩充但其基本作用是实现由用户地址空间到物理内存空间的映射。由于只将应用程序的一部分装入内存，还有一部分仍在磁盘上，故需在页表中增加若干项，供操作系统实现虚拟存储器功能时参考。常见的系统中，一般对页表的表项进行如下扩充：除了页号对应的物理块号，还增加了状态位、修改位、外存地址和访问字段等。·状态位，用于指示该页是否已经调入了内存。该位一般由操作系统软件来管理，每当操作系统把一页调人物理内存中时，置位。相反，当操作系统把该页从物理内存调出时，复位。CPU对内存进行引用时，根据该位判断要访问的页是否在内存中，若不在内存之中，则产生缺页中断。·修改位，表示该页调入内存后是否被修改过。当CPU以写的方式访问页面时，对该页表项中的修改位置位。该位也可由操作系统软件来修改，例如，当操作系统将修改过页面保存在磁盘上后，可将该位复位。·外存地址，用于指出该页在外存上的地址，供调人该页时使用。·访问宇段，用于记录本页在一定时间内被访问的次数，或最近已经有多长时间未被访问。提供给相应的置换算法在选择换出页面时参考。(2)对缺页中断的支持在请求分页系统中，CPU硬件一定要提供对缺页中断的支持，根据页表项中的状态位判断是否产生缺页中断。缺页中断是一个比较特殊的中断，这主要体现在如下两点：·在指令的执行期间产生和处理缺页信号。通常的CPU外部中断，是在每条指令执行完毕后检查是否有中断请求到达。而缺页中断，是在一条指令的执行期间，发现要访问的指令和数据不在内存时产生和处理的。·一条指令可以产生多个缺页中断。例如，一条双操作数的指令，每个操作数都不在内存中，这条指令执行时，将产生两个中断。CPU提供的硬件支持，还要体现在当从中断处理程序返回时，能够正确执行产生缺页中断的指令。(3)页面调度策略虚拟存储器系统通常定义三种策略来规定如何(或何时)进行页面调度：调入策略、置页策略和置换策略。(4)置换算法(replacementalgorithm)决定在需要调入页面时，选择内存中哪个物理页面被置换。置换算法的出发点应该是，把未来不再使用的或短期内较少使用的页面调出。而未来的实际情况是不确定的，通常只能在局部性原理指导下依据过去的统计数据进行预测。常用的算法有以下几种：·最佳算法(optimal，OPT)。选择“未来不再使用的”或“在离当前最远位置上出现的”页面被置换。这是一种理想情况，是实际执行中无法预知的，因而不能实现，只能用作性能评价的依据。·最近最久未使用算法(LeastRecentlyUsed，LRU)。选择内存中最久未使用的页面被置换，这是局部性原理的合理近似，性能接近最佳算法。但由于需要记录页面使用时间的先后关系，硬件开销太大。LRU可用如下的硬件机构帮助实现：一个特殊的栈：把被访问的页面移到栈顶，于是栈底的是最久未使用页面。每个页面设立移位寄存器：被访问时左边最高位置1，定期右移并且最高位补0，于是寄存器数值最小的是最久未使用页面。·先进先出算法(FIFO)。选择装入最早的页面置换。可以通过链表来表示各页的装入时间先后。FIFO的性能较差，因为较早调入的页往往是经常被访问的页，这些页在FIFO算法下被反复调入和调出，并且有Belady现象。所谓Belady现象是指：采用FIFO算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面数增多但缺页率反而提高的异常现象。Belady现象可形式化地描述为：一个进程户要访问M个页，OS分配舻个内存页面给进程P；对一个访问序列S，发生缺页次数为PE(占，N)。当N增大时，PE(S，N)时而增大时而减小。Belady现象的原因是FIFO算法的置换特征与进程访问内存的动态特征是矛盾的，即被置换的页面并不是进程不会访问的。·时钟(clock)算法。也称最近未使用算法(NotRecentlyUsed，NRU)，它是LRU和FIFO的折中。每页有一个使用标志位(usebit)，若该页被访问则置userbit=l，这是由CPU的硬件自动完成的。置换时采用一个指针，从当前指针位置开始按地址先后检查各页，寻找usebit=0的面作为被置换页。指针经过的userbit=l的页都修改userbit=O，这个修改的过程是操作系统完成的，最后指针停留在被置换页的下一个页。·最不常用算法(LeastFrequentlyUsed，LFU)。选择到当前时间为止被访问次数最少的页面被置换。每页设置访问计数器，每当页面被访问时，该页面的访问计数器加1。发生缺页中断时，淘汰计数值最小的页面，并将所有计数清零。·页面缓冲算法(pagebuffering)。它是对FIFO算法的发展，通过建立置换页面的缓冲，这样就有机会找回刚被置换的页面，从而减少系统I／0的开销。页面缓冲算法用FIFO算法选择被置换页，把被置换的页面放人两个链表之一。即是如果页面未被修改，就将其归人到空闲页面链表的末尾，否则将其归人到已修改页面链表。空闲页面和已修改页面，仍停留在内存中一段时间，如果这些页面被再次访问，只需较小开销，被访问的页面就可以返还作为进程的内存页。需要调入新的物理页面时，将新页面内容读人到空闲页面链表的第一项所指的页面，然后将第一项删除。当已修改页面达到一定数目后，再将它们一起调出到外存，然后将它们归人空闲页面链表。这样能大大减少I／O操作的次数。

计算机存储设备如下：1、寄存器：寄存器是CPU内部的高速存储单元，主要用于存放程序运行过程中所使用的各种数据，寄存器的容量最小，但存取速度最高。2、高速缓冲存储器：简称高速缓存Cache，其存取速度与CPU速度相当，非常快，但成本高且容量较小（一般为几KB到几百KB），主要用来存放使用频率较高的少量信息。高速缓存可以保存数据副本，访问高速缓存要比访问内存中的原始数据效率更高，速度更快。基于局部性原理，大多数程序在某个时间片会集中重复地访问内存某个特定的域，Cache就是利用了程序对内存的访问在时间上和空间上所具有的局域区域性，即Cache通常保存着一份内存中部分内容的副本，该副本是最近曾被CPU使用过的数据和程序代码。3、内部存储器：内存，又称为主存储器，程序只有装入内存后才能运行，因此内存储器一般用来存放用户正在执行的程序和使用到的数据。CPU可以直接执行内存中的指令及直接存取内存中的数据。内存的存取速度要比高速缓存慢一点，容量要比高速缓存大得多，一般为几GB。4、外部存储器：外存，又称辅助存储器，外存不能被CPU直接访问，一般用来存放大量的，暂时不用的数据信息。外存的存取速度较低，且成本也较低，但容量较大，一般为几十GB到几百GB。在现代计算机系统中，要用到大量的程序和数据，由于内存的容量有限，而且程序和数据不能在内存中长期保存，因此，程序和数据平时总是以文件的形式存放在外存中 ，需要时可以随时将它们调入内存。

页式存储管理该技术近年来已广泛用于微机系统中，支持页式想念管理的硬件部件通常称不“存储管理部件”。存储管理部件首先把内存分成大小相等的许多区，把每个区称不“块”，块是进行主存空间分配的物理单位。同时，要求程序中的逻辑地址也进行分页，页的大小与块的大小一致辞。这样，就可把程序信息按页存放到块中。于是，页式存储品提供编程使用的逻辑地址由两部分组成：页号和页内地址。其格式为页号 页内地址页式存储的地址结构确定了内存分块的大小，也就决定了页面的大小。 页式存储管理分配内存空间以物理页面为单位，由于物理页面的大小是固定的，所以只要在内存分配表中具有可以指了哪能些块已经分配、哪能些块尚未分配以及当前剩余的空闲块数待三种不同的标识即可。 简单的内存分配表可以用一张“位示图”构成。假设内存的可分配区域被分成256块，则可用字长为32位的8个字作为“位示图“。位示图中的每一位与一个内存块对应，每一位的值可以是0或1，0表示对应的内存块为空闲，1表示已占用。在位示图中再增加一个字节记录当前剩余的总空闲块数，如图4-13所示。初始化时系统在位示图中把操作系统占用氢对就的位置成1，欺余们均置0，剩余空闲块数为可分配的空闲内存块总数。在进行内存分配时，先查看空闲块数是否能满足程序要求。若不能满足，则不进行分配，程序就能装入内存；若能满足，则根据需求从位示图中找出一些为0的位，把这些位置成1，并从空闲块数中减去本次分配的块数，然后按照找到的位算出对应的块号。当找到一个为0的位后，根据它所在的字号、位号，按如下公式就可计算出对应的块号：块号=字号*字长+位号把程序装入到这些内存块中，并为该程序建立页表表。当程序执行结束语时，则应收回它所占用的内存块。根据归还的块号计算出该块在位示图中对应的位置，将占用标志修改成0，再把回收的块数加入到空闲块数中。假定归还块的块号为I，则在位于图中对应的位置为：字号=[I/字长]，位号=I mod字长 页式存储管理要有硬件的地址转换机构作支持。同时，要为每个被装入内存在进程提供一张贾表。该页表所在内存的起始地址和长度作为现场信息存放在该进程的进程控制块中。一旦进程被调度进入处理器执行，这些信息被作为恢复现块算送入系统的地址映射机制中的寄存器里。1、 页式存储管理的地址转换为了实现页式存储管理，系统要提供一对硬件的页表控制寄存器，即页表始址寄存器和页表长度寄存器，另外还需要高速缓冲存储器的支持。页表始址寄存器，用于保存正在运行进程的页表在内存的首地址，当进程被调度程序选中投入运行时，系统将其页表首地址从进程控制块中取出送入该寄存器。页表长度寄存器，用于保存正在运行进程的页表的长度，当进程被选中运行时，系统将它从进程控制块中取出送入该寄存器。 页表指出该程序逻辑地址中的页号与所占用的主存块号之间的对应关系。页表的长度由程序拥有的页面数而定，故每个程序的页表长度可能不是不同的。 页表又是硬件进行地址转换的依据，每执行一条指令时按逻辑地址中的页号查页表。若页表中无此页号，则产生一个“地址错”的程序性中断事件。若页表中有此页号，则右得到对应的主存块号，按计算公式可转换成访问的主存的物理地。物理地址的计算公式为： 物理地址=内存块号*块长+页内地址根据二进制乘法运算的性质，一个二进制数乘以2n结果实际上是将该数左移n位。所以，实际上是把内存块号作为绝对地址的高位地址，而页内地址作为它的低地址部分。2、 快表 一般而言，页式存储管理中的页表是存放在内存中的。于是，当要按给定的逻辑地址进行读写时，必须访问两次主存。第一次按页号读出页表中对应的块号，第二次按计算出来的绝对地址进行读写。两次访问主存显然延长了指令的执行周期，降低了执行速度。 为了提高存取速度，有两种方法。一种是在地址映射机制中增加一组高速寄存器保存页表，这需要大量的硬件开销，在经济上不可行。另一种方法是在地址映射机制中增加一个小容量的联想寄存器，它由高速缓冲存储器组成。 利用高速缓冲存储器存放当前访问最频繁的少数活动页面的页号，这个高速缓冲存储器称为“快表”。 快表中登记了页表中的一部分页号与主存块号的对应关系。根据程序的存储访问局部性原理，在一段时间内总经常访问少数几页，若所这引起页希望在快表中，显然可快速查找并提高指令执行速度。快表只存放当前进程最活跃的少数几页，随着进程的推进，快表的内容动态进行更新。实际上，查找快表和查找内存页表是并行进行的，一旦发现快表中有与所查页号一致的逻辑页号就停止查找内存页表，而直接利用快表中的逻辑页号。采用快表后，地址转换的时间大大下降。假定访问主存的时间为200纳秒，访问高速缓冲存储器的时间为40纳秒，高速缓冲存储器为16个单元时，查快表的命中率为90%。于是，按逻辑地址转换成约对地址进行存取的平均访问时间为：（200+40）*90%+（200+200）*10%=256（纳秒）不使用快表需两次访问主存的时间：200*2=7400纳秒。可见使用快表与不使用快表相比，访问时间下降了36%。

任何程序或数据要为CPU所使用，必须先放到主存储器（内存）中，即CPU只与主存交换数据，所以主存的速度在很大程度上决定了系统的运行速度。程序在运行期间，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器的一个很小范围的地址空间内。指令地址本来就是连续分布的，再加上循环程序段和子程序段要多次重复执行，因此对这些地址中的内容的访问就自然的具有时间集中分布的倾向。数据分布的集中倾向不如程序这么明显，但对数组的存储和访问以及工作单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问，而对此范围外的地址访问甚少的现象被称为程序访问的局部化（Locality of Reference）性质。由此性质可知，在这个局部范围内被访问的信息集合随时间的变化是很缓慢的，如果把在一段时间内一定地址范围被频繁访问的信息集合成批地从主存中读到一个能高速存取的小容量存储器中存放起来，供程序在这段时间内随时采用而减少或不再去访问速度较慢的主存，就可以加快程序的运行速度。这个介于CPU和主存之间的高速小容量存储器就称之为高速缓冲存储器，简称Cache。不难看出，程序访问的局部化性质是Cache得以实现的原理基础。同理，构造磁盘高速缓冲存储器（简称磁盘Cache），也将提高系统的整体运行速度。目前CPU一般设有一级缓存（L1 Cache）和二级缓存（L2 Cache）。一级缓存是由CPU制造商直接做在CPU内部的，其速度极快，但容量较小，一般只有十几K。PⅡ以前的PC一般都是将二级缓存做在主板上，并且可以人为升级，其容量从256KB到1MB不等，而PⅡ CPU则采用了全新的封装方式，把CPU内核与二级缓存一起封装在一只金属盒内，并且不可以升级。二级缓存一般比一级缓存大一个数量级以上，另外，在目前的CPU中，已经出现了带有三级缓存的情况。Cache的基本操作有读和写，其衡量指标为命中率，即在有Cache高速缓冲存储器：上面介绍的基本都是常说的内存的方方面面，下面我们来认识一下高速缓冲存储器，即Cache。我们知道，任何程序或数据要为CPU所使用，必须先放到主存储器（内存）中，即CPU只与主存交换数据，所以主存的速度在很大程度上决定了系统的运行速度。程序在运行期间，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器的一个很小范围的地址空间内。指令地址本来就是连续分布的，再加上循环程序段和子程序段要多次重复执行，因此对这些地址中的内容的访问就自然的具有时间集中分布的倾向。数据分布的集中倾向不如程序这么明显，但对数组的存储和访问以及工作单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问，而对此范围外的地址访问甚少的现象被称为程序访问的局部化（Locality of Reference）性质。由此性质可知，在这个局部范围内被访问的信息集合随时间的变化是很缓慢的，如果把在一段时间内一定地址范围被频繁访问的信息集合成批地从主的系统中，CPU访问数据时，在Cache中能直接找到的概率，它是Cache的一个重要指标，与Cache的大小、替换算法、程序特性等因素有关。增加Cache后，CPU访问主存的速度是可以预算的，64KB的Cache可以缓冲4MB的主存，且命中率都在90%以上。以主频为100MHz的CPU（时钟周期约为10ns）、20ns的Cache、70ns的RAM、命中率为90%计算，CPU访问主存的周期为：有Cache时，20×0.9+70×0.1=34ns；无Cache时，70×1=70ns。由此可见，加了Cache后，CPU访问主存的速度大大提高了，但有一点需注意，加Cache只是加快了CPU访问主存的速度，而CPU访问主存只是计算机整个操作的一部分，所以增加Cache对系统整体速度只能提高10~20%左右。

32纳米是这个cpu的制程技术，建立在42纳米的基础上；3.2ghz是它的频率，说到处理器主频，就要提到与之密切相关的两个概念：倍频与外频，外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态；倍频即主频与外频之比的倍数。12m是这个处理器的缓存，在计算机技术发展过程中,主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个计算机系统的工作效率受到影响。有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法之一。很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。 高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。至于amd的话，没有那个是能和i7性能一样的，但是fx 8350这样的8核心处理器性能差不多（但是比i7更弱些）

程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

程序的局部性原理是什么：程序的局部性原理是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。局部性原理又表现为：时间局部性和空间局部性。时间局部性是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。空间局部性是指一旦程序访问了某个存储单元，则不久之后，其附近的存储单元也将被访问。另外，根据程序的局部性理论，Denning提出了工作集理论。所谓工作集是指进程运行时被频繁访问的页面集合。显然我们知道只要使程序的工作集全部集中在内存中，就可以大大减少进程的缺页次数；否则会使进程在运行过程中频繁出现缺页中断，从而出现频繁的页面调入/调出现象，造成系统性能的下降，甚至出现“抖动”。划分工作集可以按定长时间或定长页面两种方法进行划分。当颠簸现象发生时，说明系统的负荷过大，通常采用处理器均衡调度。另一种是控制缺页率，当缺页率达到上限时，则增加内存分配量；当缺页率达到下限时，就减少内存的分配量。

程序的局部性原理是呈现出局部性规律。程序的局部性原理，是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。局部性原理又表现为：时间局部性和空间局部性。时间局部性是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。空间局部性是指一旦程序访问了某个存储单元，则不久之后。其附近的存储单元也将被访问。工作集理论：另外，根据程序的局部性理论，Denning提出了工作集理论。所谓工作集是指进程运行时被频繁访问的页面集合。显然我们知道只要使程序的工作集全部集中在内存中，就可以大大减少进程的缺页次数。划分工作集可以按定长时间或定长页面两种方法进行划分。当颠簸现象发生时，说明系统的负荷过大，通常采用处理器均衡调度。另一种是控制缺页率，当缺页率达到上限时，则增加内存分配量；当缺页率达到下限时，就减少内存的分配量。

程序的局部性原理：是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。局部性原理又表现为：时间局部性和空间局部性。时间局部性是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。空间局部性是指一旦程序访问了某个存储单元，则不久之后。其附近的存储单元也将被访问。另外，根据程序的局部性理论，Denning提出了工作集理论。所谓工作集是指进程运行时被频繁访问的页面集合。显然我们知道只要使程序的工作集全部集中在内存中，就可以大大减少进程的缺页次数；否则会使进程在运行过程中频繁出现缺页中断，从而出现频繁的页面调入/调出现象，造成系统性能的下降，甚至出现“抖动”。划分工作集可以按定长时间或定长页面两种方法进行划分。当颠簸现象发生时，说明系统的负荷过大，通常采用处理器均衡调度。另一种是控制缺页率，当缺页率达到上限时，则增加内存分配量；当缺页率达到下限时，就减少内存的分配量。摘自：http://baike.baidu.com/link?url=rV_wNmriMwNwBl1Z-w4cMkWPJXMd6FkRaPwNBwugcVzzvMuX9aSagCbS_lrudZm9kxX7AqwNAkgRMOyBGAaOKK

程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

虚拟存储器：是指具有请求调入功能和置换功能，能从逻辑上对内存容量进行扩充的一种存储器系统。在虚拟存储器系统中，作业无需全部装入，只要装入一部分就可运行。引入虚拟存储技术之后,可以:1、提高内存利用率；（如：定义100*100大小的数组，可能只用到10*10个元素）2、程序不再受现有物理内存空间的限制；编程变得更容易；3、可以提高多道程序度，使更多的程序能够进入内存运行。程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

程序访问的局部性是指程序执行的局部规律，即在一段时间内，整个复制程序的执行仅限于程序的一部分。他们倾向于引用与其他最近引用的项相邻的项，或者与最近自引用的项相邻的项。局部性通常有两种形式：时间局部性和空间局部性在存储系统中，cache－mainmemory层次结构和main－secondarymemory层次结构采用了程序访问的本地原则。程序局部性包括程序的时间局部性和空间局部性。1．程序的时间位置：指的是要被raider程序使用的信息可能是当前正在使用的信息。2．程序的空间定域性：指程序所使用的信息可能是相邻的，也可能是与空间中所使用的信息相邻的。扩展资料：丹宁根据程序的局部化理论，提出了工作集理论。工作集是进程运行时频繁访问的页面集合。显然，我们知道，通过将程序的工作集完全保存在内存中，可以极大地减少进程中丢失的页面数量。否则，进程将在进程频繁的页面中断中运行，从而出现频繁的页面in／out现象100，导致系统性能下降，甚至出现“抖动”。工作集的划分可以通过固定的时间长度或固定的页面长度来完成。当发生碰撞现象时，说明系统负荷过大。二是控制缺页率，当缺页率达到极限时，再增加内存分配量；当缺页率达到下限时，内存分配就会减少。

虚拟存储器：是指具有请求调入功能和置换功能，能从逻辑上对内存容量进行扩充的一种存储器系统。在虚拟存储器系统中，作业无需全部装入，只要装入一部分就可运行。 引入虚拟存储技术之后,可以: 1、提高内存利用率；（如：定义100*100大小的数组，可能只用到10*10个元素） 2、程序不再受现有物理内存空间的限制；编程变得更容易； 3、可以提高多道程序度，使更多的程序能够进入内存运行。 程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

程序访问的局部性是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。它们倾向于引用的数据项邻近于其他最近引用过的数据项，或者邻近于最近自我引用过的数据项。局部性通常有两种形式：时间局部性和空间局部性存储系统中Cache-主存层次和主存-辅存层次均采用了程序访问的局部性原理。

虚拟存储器：是指具有请求调入功能和置换功能，能从逻辑上对内存容量进行扩充的一种存储器系统。在虚拟存储器系统中，作业无需全部装入，只要装入一部分就可运行。 引入虚拟存储技术之后,可以: 1、提高内存利用率；（如：定义100*100大小的数组，可能只用到10*10个元素） 2、程序不再受现有物理内存空间的限制；编程变得更容易； 3、可以提高多道程序度，使更多的程序能够进入内存运行。程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

三种不同类型的局部性:时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。顺序局部性（Order Locality）：在典型程序中，除转移类指令外，大部分指令是顺序进行的。顺序执行和非顺序执行的比例大致是5:1。此外，对大型数组访问也是顺序的。指令的顺序执行、数组的连续存放等是产生顺序局部性的原因。

由于高位多体交叉存储器在一个存储体内地址连续，所以一个程序的指令极大可能只分布在一个存储体上，这样的只能顺序读取，而无法充分利用并行存取。即一次并行取出来的指令或数据不在一个程序的局部上，跨度很大，可能是在一个程序的首尾，或不同的程序，也就不再满足局部性原理。三种不同类型的局部性:1、时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。2、空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与正在使用的信息在空间地址上是临近的。3、顺序局部性（Order Locality）：在典型程序中，除转移类指令外，大部分指令是顺序进行的。顺序执行和非顺序执行的比例大致是5:1。此外，对大型数组访问也是顺序的。

程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现出高度的局限性，包括时间局部性和空间局部性。1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。

　　存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。一个存储器包含许多存储单元，每个存储单元可存放一个字节（按字节编址）。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。假设一个存储器的地址码由20位二进制数（即5位十六进制数）组成，则可表示2的20次方，即1M个存储单元地址。每个存储单元存放一个字节，则该存储器的存储容量为1MB。

Cache被用作CPU针对内存的缓存，利用程序的空间局部性和时间局部性原理，达到较高的命中率，从而避免CPU每次都必须要与相对慢速的内存交互数据来提高数据的访问速率。DMA可以作为内存与外设之间传输数据的方式，在这种传输方式之下，数据并不需要经过CPU中转。假设DMA针对内存的目的地址与Cache缓存的对象没有重叠区域，DMA和Cache之间将相安无事。

Cache被用作CPU针对内存的缓存，利用程序的空间局部性和时间局部性原理，达到较高的命中率，从而避免CPU每次都必须要与相对慢速的内存交互数据来提高数据的访问速率。DMA可以作为内存与外设之间传输数据的方式，在这种传输方式之下，数据并不需要经过CPU中转。假设DMA针对内存的目的地址与Cache缓存的对象没有重叠区域，DMA和Cache之间将相安无事。但是，如果DMA的目的地址与Cache所缓存的内存地址访问有重叠，经过DMA操作，与Cache缓存对应的内存中的数据已经被修改，而CPU本身并不知道，它仍然认为Cache中的数据就是内存中的数据，那在以后访问Cache映射的内存时，它仍然使用陈旧的Cache数据。这样就会发生Cache与内存之间数据“不一致性”的错误。所谓Cache数据与内存数据的不一致性，是指在采用Cache的系统中，同样一个数据可能既存在于Cache中，也存在于主存中，Cache与主存中的数据一样则具有一致性，数据若不一样则具有不一致性。需要特别注意的是，Cache与内存的一致性问题经常被初学者遗忘。在发生Cache与内存不一致性错误后，驱动将无法正常运行。如果没有相关的背景知识，工程师几乎无法定位错误的原因，因为这时所有的程序看起来都是完全正确的。Cache的不一致性问题并不是只发生在DMA的情况下，实际上，它还存在于Cache使能和关闭的时刻。例如，对于带MMU功能的ARM处理器，在开启MMU之前，需要先置Cache无效，对于TLB，也是如此。

晚上的体温这几天刚好今天代表谁会认为这个代表的话应该可以有些更加深刻的一些含义，所有的应该代表性的应该会帮他号召，应该是可以搞到这个意思。

上机测试内容1.计算机操作能力。2.C语言程序设计能力。3.项目开发能力。4.开发工具的使用能力。考试方式1.考试形式包括笔试(180分钟)和上机测试(60分钟)。2.笔试的试题包括选择题和论述题两种类型，其中在五分之一的选择题用英文书写，其余选择题和论述题用中文书写。考纲~~基本要求1.具有计算机及其应用的基础知识。2.熟悉计算机操作系统，软件工程和数据库的原理及其应用。3.熟悉计算机体系结构、系统组成和性能评价的基础和应用知识。4.具有计算机网络和通信的基础知识。5.具有计算机应用项目开发的分析设计和组织实施的基本能力。6.具有计算机应用系统安全性和保密性知识。考试内容一、计算机系统组成及工作原理1. 基本概念:⑴ 计算机系统的硬件组成。⑵ 计算机系统的层次结构。⑶ 计算机的主要性能指标。2.运算方法基础与运算器:⑴ 数值数据在计算机中的表示。⑵ 非数值数据在计算机中的表示。⑶ 数据校验码。⑷ 基本的算术运算。⑸ 基本的逻辑运算。⑹ 运算器的组成。3.指令系统及控制器:⑴ 指令格式和指令的寻址方式。⑵ 指令类型。⑶ 控制器的组成。⑷ CPU的总体结构。⑸ 中断系统。4.存储系统⑴ 存储系统原理。⑵ 半导体随机存储器和只读存储器。⑶ 主存储器的组成与读写操作。⑷ 外存储器的工作原理。5.输入/输出设备与输入/输出系统：⑴ 常用输入/输出设备。。⑵ 程序查询方式。⑶ 程序中断方式。⑷ DMA方式。⑸ 通道方式。⑹ 典型总线。 二、数据结构与算法1.基本概念:⑴ 数据结构的基本概念。⑵ 算法的定义、性质、描述与算法分析。2.线性表:⑴ 线性表的基本概念。⑵ 线性表的顺序存储结构。⑶ 线性表的链式存储结构（单链表、循环链表、双向链表。3.数组:⑴ 数组的基本概念（定义，基本操作）。⑵ 数组的存储方法。⑶ 特殊矩阵的压缩存储。4.堆栈与队列:⑴ 堆栈的基本概念与操作。⑵ 堆栈的顺序存储结构。⑶ 堆栈的链式存储结构。⑷ 队列的基本概念与操作。⑸ 队列的顺序存储结构。⑹ 队列的链式存储结构。 5.树和二叉树:⑴ 树的基本概念（定义，名词术语）和存储方法。⑵ 二叉树的基本概念及性质。⑶ 二叉树顺序存储结构与链式存储结构。⑷ 二叉树的遍历（前序遍历，中序遍历，后序遍历，按层次遍历）。⑸ 线索二叉树。⑹ 二叉排序树（建立与查找）。6.图:⑴ 图的基本概念（定义，分类，名词术语）。⑵ 图的存储方法（邻接矩阵存储方法，邻接表存储方法）。⑶ 图的遍历（深度优先搜索，广度优先搜索）。⑷ 最小生成树。⑸ 最短路径问题。⑹ 拓扑排序。7.文件及其查找:⑴ 数据文件的基本概念。⑵ 顺序文件及其查找方法（顺序查找方法，折半查找方法）。⑶ 索引文件及其查找方法。⑷ 散列文件及其查找方法。 8.内排序:⑴ 排序的基本概念（定义，功能，分类）。⑵ 插入排序方法。⑶ 选择排序方法。⑷ 起泡排序方法。⑸ 希尔排序方法。⑹ 快速排序方法。⑺ 堆排序方法。⑻ 二路归并排序方法。三、离散数学1.数理逻辑:⑴ 命题、联结词及其命题符号化。⑵ 命题公式及其分类。⑶ 命题逻辑等值演算。⑷ 析取范式与合取范式。⑸ 命题逻辑推理理论。⑹ 谓词与量词。⑺ 谓词公式与解释。⑻ 谓词公式的分类。⑼ 谓词逻辑等值演算与前束范式。⑽ 谓词逻辑推理理论。2.集合论:⑴ 集合基本概念。⑵ 集合的运算。⑶ 基本的集合恒等式。⑷ 有序对与卡氏积。⑸ 二元关系。⑹ 关系的逆、限制及象。⑺ 关系的性质。⑻ 关系的闭包。⑼ 关系的复合。⑽ 等价关系与划分。⑾ 偏序关系与哈斯图。⑿ 函数及其性质。⒀ 复合函数与反函数。⒁ 自然数与自然数集合。⒂ 集合之间的等势与优势。⒃ 集合的基数。 3.代数结构:⑴ 代数运算及其性质。⑵ 代数系统。⑶ 代数系统的同态与同构。⑷ 半群与群。⑸ 子群与陪群。⑹ 正规子群与商群。⑺ 循环群与置换群。⑻ 环与域。⑼ 格与布尔代数。 4.图论:⑴ 无向图与有向图。⑵ 路、回路与图的连通性。⑶ 图的矩阵表示。⑷ 二部图与完全二部图。⑸ 欧拉图与哈密尔顿图。⑹ 平面图。⑺ 无向树及其性质。⑻ 生成树。⑼ 根树及其应用。四、操作系统1.操作系统基本概念:⑴ 操作系统的功能。⑵ 操作系统的基本类型。⑶ 操作系统的接口。2.进程管理:⑴ 进程、线程与进程管理。⑵ 进程控制。⑶ 进程调度。⑷ 进程通信。⑸ 死锁。3.作业管理:⑴ 作业与作业管理。⑵ 作业状态与调度。4.存储管理:⑴ 存储与存储管理。⑵ 虚拟存储原理。⑶ 页式存储。⑷ 段式存储。⑸ 段页式存储。⑹ 局部性原理与工作集概念。5.文件管理:⑴ 文件与文件管理。⑵ 文件的分类。⑶ 文件结构与存取方式。⑷ 文件目录结构。⑸ 文件存储管理。⑹ 文件存取控制。⑺ 文件的使用。6.设备管理:⑴ 设备与设备分类。⑵ 输入输出控制方式。⑶ 通道技术。⑷ 缓冲技术。⑸ 设备分配技术与SPOOLing系统。⑹ 磁盘调度。7.典型操作系统的使用:⑴ UNIX的特点与使用。⑵ Linux的特点与使用。⑶ Windows的特点与使用。五、软件工程1.软件工程基本概念:⑴ 软件与软件危机。⑵ 软件工程定义。⑶ 软件生命周期。⑷ 软件过程模型。2.结构化分析与设计:⑴ 问题定义与可行性研究。⑵ 软件需求分析。⑶ 数据流程图与数据字典。⑷ 软件体系结构设计。⑸ 概要设计与详细设计。⑹ 模块结构设计与数据结构设计。⑺ 用户界面设计。3.原型化开发方法:⑴ 原型化开发的基本原理。⑵ 原型化开发模型。⑶ 原型化开发过程。⑷ 软件复用。4.面向对象分析与设计：⑴ 面向对象的基本概念。⑵ 面向对象分析。⑶ 面向对象设计。⑷ 统一建模语言（UML）。5.软件测试:⑴ 软件测试的基本概念。⑵ 软件测试方法。⑶ 测试用例设计。⑷ 软件测试过程。6.软件维护:⑴ 软件维护的基本概念。⑵ 软件维护活动。⑶ 软件可维护性。⑷ 软件维护的负作用。7.软件开发工具与环境:⑴ 软件开发工具。⑵ 软件工程环境。8.软件质量保证与软件质量度量:⑴ 软件质量概念。⑵ 软件质量保证。⑶ 软件质量度量与评价。⑷ 软件技术的评审。⑸ 软件可靠性。8.软件管理:⑴ 软件管理职能。⑵ 软件项目组织与计划。⑶ 风险分析。⑷ 项目进度与跟踪。⑸ 软件配置管理。⑹ 软件过程成熟度模型（CMM）。⑺ 软件工程标准化与软件文档。⑻ 软件产权保护。六、数据库1.数据库基本概念:⑴ 信息处理与数据库。⑵ 数据模型。⑶ 数据库系统结构。⑷ 数据库系统组成。2.关系数据库:⑴ 关系数据库的基本概念。⑵ 关系数据模型。⑶ 关系的完整性。⑷ 关系代数。⑸ 元组关系演算⑹ 域关系演算。3.关系数据库标准语言SQL:⑴ SQL语言的特点。⑵ SQL语言的基本概念。⑶ 数据定义。⑷ 数据操纵。⑸ 视图。⑹ 数据控制。 ⑺ 嵌入式SQL。4.关系数据库设计理论:⑴ 函数依赖。⑵ 多值依赖。⑶ 关系模式分解。⑷ 关系模式的规范化。5.数据库保护:⑴ 数据库恢复。⑵ 并发控制。⑶ 完整性。⑷ 安全性。6.数据库设计:⑴ 数据库设计的目标。⑵ 数据库设计的方法和步骤。⑶ 需求分析。⑷ 概念设计。⑸ 逻辑设计。⑹ 物理设计。⑺ 数据库的实施与维护。7.数据库管理系统:⑴ 数据库管理系统的组成。⑵ 数据库系统的工作过程。⑶ 数据库管理系统产品。 8.数据库新技术：⑴ 数据库技术的发展。⑵ 分布式数据库。⑶ 并行数据库。⑷ 多媒体数据库。⑸ 对象和对象-关系数据库。⑹ 数据库仓库。⑺ 数据挖掘。⑻ Web数据库。 七、计算机体系结构1.体系结构的基本概念:⑴ 计算机系统的层次结构。⑵ 体系结构的定义。⑶ 体系结构的分类。⑷ 体系结构发展的影响因素。⑸ 体系的定量分析。2.存储体系:⑴ 存储层次。⑵ Cache工作原理。⑶ 虚存工作原理。3.指令与时间并行性:⑴ 指令优化策略。⑵ 流水线技术。⑶ RISC。4.并行处理技术:⑴ 并行性概念。⑵ 超流水线与超标量技术。⑶ 向量处理机。⑷ 阵列处理机。⑸ 多处理机。⑹ 机群处理机。 5.系统性能评价:⑴ 性能评价概念。⑵ 基准测试程序。八、计算机网络与通信1.计算机网络与Internet:⑴ 网络发展与网络用户。⑵ 网络硬件。⑶ 网络软件。⑷ 参考模型。⑸ 网络实例（Internet）。2.应用层:⑴ 应用层概述。⑵ 万维网：HTTP。⑶ 文件传输：FTP。⑷ 电子邮件。⑸ 域名系统：DNS。⑹ 网络安全。3.传输层:⑴ 传输层概述。⑵ 传输协议的要素。⑶ 无连接传输：UDP。⑷ 面向连接传输：TCP。⑸ 拥塞控制。4.网络层与路由:⑴ 网络层概述。⑵ 路由原理。⑶ Internet协议。⑷ Internet路由。⑸ 服务质量。⑹ 网络互联。5.链路层与局域网：⑴ 数据链路层概述。⑵ 流量控制。⑶ 差错控制。⑷ Internet链路层与HDLC。⑸ 多路访问协议与ETHERNET。⑹ 数据链路层交换。