如图是移存型计数器电路，试分析该电路功能

电子计数器基本电路主要由输入电路、比较电路、时间基准电路、控制电路和计数显示电路等部分组成。 1、输入电路。电子计数器的输入电路主要有三个作用，一是阻抗变换，二是电压放大，三是整形，所以它由三个部分组成。 2、比较电路。电子计数器的比较电路是由一个与门电路来实现被测信号与标准时间信号的比较。 3、时间基准电路。电子计数器是用比较法进行测量的，也就是将被测信号与一系列标准时间信号进行比较。石英晶体振荡器是其核心部分，是总信号源。 4、控制电路。控制电路是

　　计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，狭义的计数器是指一些常用计时器，例如体育比赛中测试时间的计时器等。广义的计数器是逻辑电路中的计数器。　　逻辑电路中的计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。计数器的种类：　　1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。　　2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。　　另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。　　此外，也经常按照计数器的计数进制把计数器分为二进制计数器、十进制计数器等等。

本设计采用555作为振荡电路，由74LSl92、74LS48和七段共阴LED数码管构成计时电路，具有计时器直接复位、启动、暂停、连续计时和报警功能。该电路制作、调试简单，采用普通器件，一装即成。　　一、电路组成　　电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。　　1.秒脉冲发生器　　秒脉冲产生电路由555定时嚣和外接元件R1、R2、C构成多谐振荡器。　　输出脉冲的频率为：　　经过计算得到f≈1Hz即1秒。　　2.计数器　　计数器由两片74LS192同步十进制可逆计数器构成。　　利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。　　利用预置数反向LD端实现异步置数。　　当Rd=0，且反向LD=0时，不管CPu和CPd时钟输入端的状态如何，将使计数器的输出等于并行输人数据，即Q3Q2Q1Q0=D3D2D1D0。　　3.译码及显示电路　　本电路由译码驱动74LS48和7段共阴数码管组成。74LS48译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。　　4.控制电路　　完成计数器的复位、启动计数、暂停/继续计数、声光报警等功能。控制电路由IC5组成。IC5B受计数器的控制。IC5C、IC5D组成RS触发器，实现计数器的复位、计数和保持“24”、以及声、光报警的功能。　　(1)K1：启动按钮。K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持“24”状态不变，处于等待状态。当K1闭合时，计数器开始计数。　　(2)K2：手动复位按钮。当接下K2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即“24”。当松开K2时，计数器从24开始计数。　　(3)K3：暂停按钮。当“暂停/连续”开关处于“暂停”时，计数器暂停计数，显示器保持不变，当此开关处于“连续”开关，计数器继续累计计数。　　

计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数。计数器按进位制不同，分为二进制计数器和十进制计数器;按运算功能不同，分为加法计数器、减法计数器和可逆计数器。下面我们以T触发器构成二进制加法、减法计数器为例介绍计数器的原理。2.计数器原理—加法计数器用T触发器构成二进制加法计数器，如下图所示。3位二进制加法器如上图所示，是由3个下降沿触发的T触发器组成的3位二进制异步加法器，图中各个触发器的J、K输入端的输入信号均为1，主要由脉冲信号控制其输出信号，计数器从Q2 Q1 Q0 =000状态开始计数。Q0、Q1、Q2的工作波形，如下图所示，即在计数输入脉冲CP的下降的触发下，触发器FF0的输出Q0要翻转。0变为1或1变为0。由于CP1取自Q0，所以在Q0的下降沿触发下，FF1的输出Q1要翻转。同理，由于CP2=Q1，所以在Q1的下降沿触发下，FF2的输出Q2要翻转。若用上升沿触发的T′触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改为Qˉ端输出。原因很简单，当低位触发器输出端Q端由1变为0时，Qˉ端的上升沿正好可以作为高位的触发脉冲。3.计数器原理—减法计数器如果将T′触发器之间按二进制减法规则连接，就可以得到二进制减法计数器。根据二进制减法计数规则。若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。3位二进制减法器上图就是按上述规则接成的3位二进制减法计数器。图中采用上升动作的D触发器接成的T′触发器，其中所有D触发器的D= Qˉ即成为T′触发器。它的时序图如下图所示

74ls160 ~ 163 是同步计数器，多个芯片级联为 N 位计数器时，能够保持所有输出端 Q0 ~ Qn 的波形同步变化，即 Q0 ~ Qn 之间没有传输延时。保证同步功能的措施就是“先行进位”。以十进制的 160 为例：第一个芯片从零开始计数时，进位 C 无输出，下级芯片的片选被 C 关闭，不计数；计数到 9 以后，C 输出，允许下级芯片计数，而时钟脉冲9 的前沿已经过去，下级芯片不会计数；第10个时钟到来时，下级芯片计数，计数后片选又被 C 关闭，等待下一轮计数。

数电还是单片机的？

http://wenku.baidu.com/link?url=GG4uS7UKUwlb3E2f1t6eprtVuWGqW9A9rzwRTwzYWBffQqrU2uJuq_W7KuhmFAtc8VPiqSIq4554zGdrTAdPcJ8-B-6QMNLZAeYKK9kPdP7这里有比较详细的说明！！

定时器电路是一种实用电路，包括固定时间定时器、时间可变定时器、倒计时定时器等。定时器启动后即自动运行，定时时间结束时会发出声、光提示，也可控制负载的动作。定时/计数器实质是加1计数器。不同点：设置为定时器模式时，加1计数器是对内部机器周期计数（1个机器周期等于12个振荡周期，即计数频率为晶振频率的1/12）。计数值乘以机器周期就是定时时间。设置为计数器模式时，外部事件计数脉冲由T0或T1引脚输入到计数器。在每个机器周期的S5P2期间采样T0、T1引脚电平。当某周期采样到一高电平输入，而下一周期又采样到一低电平时，则计数器加1，更新的计数值在下一个机器周期的S3P1期间装入计数器。相同点：它们的工作原理相同，它们都有4种工作方式，由TMOD中的M1M0设定，即方式0：13位计数器；方式1：16位计数器；方式2：具有自动重装初值功能的8位计数器；方式3：T0分为两个独立的8位计数器，T1停止工作。

74ls161是4位二进制计数器，个位在改成十进制计数器，并向十位进位。24进制计数器最大数是23，就利用计数到24产生复位信号，给74ls161清零，采用反馈清0法实现24进制计数。仿真图即逻辑图如下，数码管显示部分你可以省掉，目的是可以是看计数情况。

如图所示：

用74ls161实现13进制计数器，清零法，就是在计到13时，产生复位信号而清零。 Q3Q2Q1Q0=1101，要用一个3输入的与非门产生复位信号。仿真图如下，数码管是用来显示的，你可以省掉。最大数是12，即是C。

计数是一种最简单的数学运算，电子计数器就是通过电路实现该种运算的，计数器的数字系统中主要是通过对脉冲的个数进行计数来实现测量、计数和控制等功能2.电子计数器同时兼有分频功能，计数器是由一些基本的计数单元和结构控制门所组成。计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。3.接线方法是首先确定电源端子的位置，如果连接接近开关或光电开关，则开关的棕色线（部分为红色）接仪表12V（部分标为VCC或U0）4.蓝色线是连接仪表的GND端(部分标为COM)，黑色的线则连接接IN端（部分标为CNT）若需使用两线的机械触点开关，则这两根线应接在上述的IN端和GND端。拓展资料：计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。参开资料来源：计数器_百度百科

用74ls161实现13进制计数器，清零法，就是在计到13时，产生复位信号而清零。Q3Q2Q1Q0=1101，要用一个3输入的与非门产生复位信号。仿真图如下，数码管是用来显示的，你可以省掉。最大数是12，即是C。

计数器属于组合逻辑电路吗介绍如下：计数器不属于组合逻辑电路。组合逻辑电路有：编码器、译码器、加法器、大小比较器。时序逻辑电路有：（加、减）计数器、存储器、触发器。计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。

74LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。一片74LS290计数规律是满十就清零，这样就构成了10进制的计数器，一片74LS290满六就清零，这样就构成了6进制的计数器。当十进制计数器满十以后，输出一个信号给六进制计数器。当六进制计数器满六的时候，两片同时清零。这样就是一个六十进制的计数器了。扩展资料：1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。参考资料来源：百度百科-计数器

先判断是同步计数器还是异步计数器：计数脉冲同时接到个触发器，各触发器状态的变换与计数脉冲同步即为同步计数器。根据电路图写出逻辑表达式，再化简。根据表达式写出逻辑状态表。最后根据逻辑状态表看是几进制计数器。比如逻辑状态表每过6个脉冲变化一次即为六进制计数器。扩展资料：逻辑电路的分析有以下四步：已知逻辑图写出逻辑表达式，利用逻辑代数化简或变换逻辑表达式，列出逻辑状态表，最后分析逻辑功能。如何构成N进制计数器：利用反馈复位法，即当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。利用反馈复位法可用已有的计数器得出小于原进制的计数器。例如用一片T4290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可以得出十以内的任意进制计数器。

数字逻辑电路，求电路图！！用74LS192设计6进制减法计数器，外部反馈置数法

74161是4位二进制同步加计数器。图8.6.1(a)、(b)分别是它的逻辑电路图和引脚图，其中RD是异步清零端，LD是预置数控制端,A、B、C、D是预置数据输入端,EP和ET是计数使能端，RCO =ETu2022QAu2022QBu2022QCu2022QD是进位输出端，它的设置为多片集成计数器的级联提供了方便。 详情 1 210.38.96.104/szdz/shixudianlu/08060000.htm详情 2 wlkc.lnnu.edu.cn/electronic/jiaocai/0504.htm

把一个74161的Q3作为这一级的进位输出端，它就是一个八进制计数器。第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1。这个第一级的计数输入是从CLK端输入的，第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级。如此类推，就构成了多位的八进制计数器电路。

我以前设计过一种频率计,用两片51,虽然成本高了,但是道路极大的简化了,分频,计数都是单片机完成的,你的我就不知道了

好好看书吧 数电书上有很多例子的，依样画葫芦就出来了

通常数字集成电路触发器都有异步清零端RD和异步置位端SD，只要在RD或SD端加低电平，输出端就清零为低电平，或输出端置位为高电平，其触发器输出端的内部就是一个与非门，加低电平则输出1。

啊，你这个计时器的话，稍后我做好发给你。

给你个参考，余下的你自己去完成好了；

计数器的功能：计算输入脉冲的个数。计数器的“模”：计数器累计输入脉冲的最大数目用M表示。计数器的分类：根据计数脉冲的输入方式不同可分：同步计数器、异步计数器。其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。 根据按照输出的计数进制不同又可分：二进制计数器、十进制计数器、任意进制计数器。根据计数过程中计数的增减不同分：加法计数器、减法计数器、可逆计数器。既可能实现加计数又可实现减计数器的称为可逆计数器。　　计数器不仅用于计数，还可以用于分频、定时等，是时序电路中使用最广的一种。 一、同步计数器 同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。1、图1是3位同步二进制加法计数器电路。该电路是由三个JK触发器接成T触发器的形式组成。同步二进制计数器是同步时序逻辑电路的一个实例，通过对该电路的分析，学会对此类电路的一般分析方法。 分析步骤如下：1）写出时钟方程、驱动方程、输出方程。时钟方程：CP0=CP1=CP2=CP驱动方程：J0=K0=1 J1=K1=Q0n J2=K2=Q0nQ1n输出方程：C= Q0nQ1n Q2n 2）求状态方程：JK触发器的特性方程为：Qn+1＝J + Qn 。将驱动方程代入相应触发器的特性方程，求得状态方程： 3）进行状态计算，列状态表。方法是依据设定电路现态Q2n Q1n Q0n ，代入状态方程和输出方程即可求得相应的次态Q2n+1 Q1n+1 Q0n+1 和C。注意；设定现态时，要依次把全部状态都假设到。例如这里的计数器由三个触发器组成，即n=3，则有23 =8种状态，要把8种状态依次全假设到。一般可从Q2n Q1n Q0n=000开始假设，代入上述各状态方程，计算结果填入状态表1。4）画出状态转换图（见图2）。由分析可知：该计数器为3位二进制同步加计数器。000 → 001 → 010 → 011↓↑111← 101← 110 ← 100 二、异步计数器异步计数器中，各触发器的时钟端有的受计数输入脉冲控制，有的受其他触发器输出端控制。因此，组成异步计数器的所有触发器的翻转是不同步的，即各触发器的状态变化有先后。这类计数器结构简单，但因各触发器的翻转是不同步的，所以工作速度不易提高。以异步二进制计数器为例分析：异步二进制计数器一般由T′触发器构成，电路结构简单。1. 异步二进制计数器 异步三位二进制计数器电路如图2所示。图2 异步三位二进制计数器分析步骤如下： (1) 写相关方程式。 时钟方程 CP0=CP↓CP1=Q0↓CP2=Q1↓驱动方程 J0=1 K0=1 J1=1 K1=1 J2=1 K2=1(2) 求各个触发器的状态方程。JK触发器特性方程为将对应驱动方程式分别代入特性方程式， 进行化简变换可得状态方程:(3) 求出对应状态值。 列状态表如表2所示。 画状态图和时序图如图3所示。计数器状态图和时序图（4） 归纳分析结果， 确定该时序电路的逻辑功能。 由时钟方程可知该电路是异步时序电路。从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0值是递增的, 经过八个CP脉冲完成一个循环过程。 综上所述，此电路是异步三位二进制（或一位八进制）加法计数器。 2. 异步二进制计数器的规律用触发器构成异步n位二进制计数器的连接规律如表3所示。三、N进制计数器的组合利用不同进制计数器的组合，可得到计数容量更大的计数器。例如：将一个五进制计数器和一个二进制计数器组合可得到十进制计数器（见图4）。通常被组合的两组计数器，要么都是同步的，要么都是异步的。

同步计数器就是说可以同时计算异步计数器，就是你走后它也在计数

附图是一种三进位电路（三分频，逢三个输入脉冲，输出一个脉冲）：4017的Q0、Q1、Q2作为输出端，当Q3为高电平时，同时使15脚（CR）为高电平，将输入清0。脉冲输入端（CP）为14脚，当13脚INH处于低电平时，从CP输入的脉冲前沿触发电路翻转记数；而CP处于高电平时，脉冲从INH输入，脉冲后沿触发记数。

T触发器

1、和仪表符号类似,用HM替代A,V,KW等符号。2、计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。

无CP输入端。计数器在电路组成上的特点是无CP输入端。计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能。

计数器的工作原理：我们以数字钟分秒计数器为例介绍其原理，它主要是由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分 。计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器等。计数器应用包括通话、短信、数据等类别的记录，并支持用户自主选择清零日期，以及按照类别添加提醒数值，如用户可以选择每月任一一天，或者第一天、最后一天作为记录循环清零日，同时添加通话时长、短信条数、数据流量数量的提醒节点。计数器的应用极为广泛，不仅能用于计数，还可用于分频、定时，以及组成各种检测电路和控制电路。

计数器是由 __ 和 __ 组成的一种时序电路,它可以用来计数器是由 __触发器__ 和 __门电路__ 组成的一种时序电路。

一个24进制数需要5位2进制数表示，因此，你把161的进位状态锁存起来代表最高位，然后通过门电路将计数到24（1，1000）时产生复位就是了，进位状态锁存，可以用D触发器（2分频器），也可以用HC390的A路---2分频器电路构成。

计数器接线方法：首先确定电源端子，如果用接近开关或光电开关，那么开关棕色线（有的为红色）接仪表12V（有的标为VCC或U0），蓝色线接仪表GND(有的标为COM)，黑色线接IN端（有的标为CNT）; 如果用两线的机械触点开关，那么这两根线应接在上述的IN和GND端。 简介：计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。

　　本设计采用555作为振荡电路，由74LSl92、74LS48和七段共阴LED数码管构成计时电路，具有计时器直接复位、启动、暂停、连续计时和报警功能。该电路制作、调试简单，采用普通器件，一装即成。　　1.电路组成　　电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。　　1.秒脉冲发生器　　秒脉冲产生电路由555定时嚣和外接元件R1、R2、C构成多谐振荡器。　　输出脉冲的频率为：　　经过计算得到f≈1Hz即1秒。　　2.计数器　　计数器由两片74LS192同步十进制可逆计数器构成。　　利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。　　利用预置数反向LD端实现异步置数。　　当Rd=0，且反向LD=0时，不管CPu和CPd时钟输入端的状态如何，将使计数器的输出等于并行输人数据，即Q3Q2Q1Q0=D3D2D1D0。　　3.译码及显示电路　　本电路由译码驱动74LS48和7段共阴数码管组成。74LS48译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。　　4.控制电路　　完成计数器的复位、启动计数、暂停/继续计数、声光报警等功能。控制电路由IC5组成。IC5B受计数器的控制。IC5C、IC5D组成RS触发器，实现计数器的复位、计数和保持“24”、以及声、光报警的功能。　　(1)K1：启动按钮。K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持“24”状态不变，处于等待状态。当K1闭合时，计数器开始计数。　　(2)K2：手动复位按钮。当接下K2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即“24”。当松开K2时，计数器从24开始计数。　　(3)K3：暂停按钮。当“暂停/连续”开关处于“暂停”时，计数器暂停计数，显示器保持不变，当此开关处于“连续”开关，计数器继续累计计数。　　

　　计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，狭义的计数器是指一些常用计时器，例如体育比赛中测试时间的计时器等。广义的计数器是逻辑电路中的计数器。　　逻辑电路中的计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。计数器的种类：　　1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。　　2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。　　另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。　　此外，也经常按照计数器的计数进制把计数器分为二进制计数器、十进制计数器等等。

1、原理主要是由B通道输入频率为fB的经整形的信号控制闸门电路，即以一个脉冲开门，以随后的一个脉冲关门。两脉冲的时间间隔(TB)为开门时间。由A通道输入经整形的频率为fA的脉冲群在开门时间内通过闸门，使计数器计数，所计之数N=fA·TB。2、计数器在数字系统中主要是对脉冲的个数进行计数，由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。

电路图：清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。扩展资料：74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：1、异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.2、同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零。

数字电路的 74160计数器，是10进制计数器，进位端C采用的是超前进位方式，就是你说的不是计10个脉冲进位而是9个脉冲就进位了。进位的目的是向高位进位，使高位加1计一个数。而74160采用超前进位就是为了实现多位计数器级联组成同步计数器，就是多个计数器用同一个时钟信号，只有这样超前进位才可以。按你说的计10数再进位，那只能组成异步计数器。用下面两位计数器为例说明，当个位计数器为0~8时，C=0，（图中是RCO=0）加到十位的EN=0，十位计数器停止计数。第9个脉冲到来后，C=1，十位的EN=1，允许计数。但第9个时钟到之前，因十位不允许计数，所以，第9个脉冲到来时，并不计数。而是第9个脉冲过去以后才有EN=1的，才允许计数，但是第9个脉冲已经过去了，所以，是不会计数的。但第10个脉冲到来时，个位回0，关键是十位允许计数了，就加1了，实现个位向十位的进位，是在第10个脉冲（注意两个计数器用同一个时钟信号）到来时，十位加1，个位回0的。做到了同步计数。个位回0后，C=0，十位又不允许计数了。如此循环计数。

自电路是多少进制计数器？说明书上应该都有

在工作区上方的那排可以选择的器件里面，选择“放置基楚原件”，然后会有一个对话框，选择电阻的就行了,旁边选择阻值，不过也可以放置之后双击电阻修改阻值。CD4511和CD4518配合而成一位计数显示电路，若要多位bai计数，只需将计数器级联，每级输出接一只CD4511和LED数码管即可。所谓共阴 LED 数码管是指7段LED的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300Ω的限流电阻。扩展资料：一般的七段数码管拥有七个发光二极管（三横四纵）用以显示十进制0至9的数字外加小数点，也可以显示英文字母，包括十六进制中的英文 A 至 F（b、d 为小写，其他为大写）。现时大部分的七段数码管会以斜体显示。除七段数码管外，还有十四及十六划等添加额外斜向笔划的显示器；但由于点阵显示器（英语：Dot-matrix）价格的下跌，这些“多划管”已基本上被后者取代。参考资料来源：百度百科-七段数码管

可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。从初始状态开始，七进制的计数器有效循环状态有0000、0001、0010、0011、0100、0101、0110七个。其最后一个，在下一个状态所对应的数码是：0111。利用74LS161的异步清零(低电平有效)功能，根据反馈清零法，可以得到74LS161所实现的七进制计数器电路图：（例图是通过仿真软件所绘制的电路仿真原理图）扩展资料：74LS161是常用的四位二进制可预置的同步加法计数器，它和74HC161功能一样，只不过74HC161是CMOS型，而74LS161是TTL型。74LS161可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。74LS161的主要功能如下：1、异步清零功能：当输入端CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即输出端Qd~Qa都为0。2、同步并行置数功能：当输入端CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即输出端Qd~Qa=dcba。3、计数功能：当输入端LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数4、保持功能：当输入端LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。参考资料来源：百度百科-74HC161

9进制是0~8，即0000~1000，只要在输出为1000时候，利用反馈清零，使计数器从0000开始重新计数，电路如图

　　本设计采用555作为振荡电路，由74LSl92、74LS48和七段共阴LED数码管构成计时电路，具有计时器直接复位、启动、暂停、连续计时和报警功能。该电路制作、调试简单，采用普通器件，一装即成。　　1.电路组成　　电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。　　1.秒脉冲发生器　　秒脉冲产生电路由555定时嚣和外接元件R1、R2、C构成多谐振荡器。　　输出脉冲的频率为：　　经过计算得到f≈1Hz即1秒。　　2.计数器　　计数器由两片74LS192同步十进制可逆计数器构成。　　利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。　　利用预置数反向LD端实现异步置数。　　当Rd=0，且反向LD=0时，不管CPu和CPd时钟输入端的状态如何，将使计数器的输出等于并行输人数据，即Q3Q2Q1Q0=D3D2D1D0。　　3.译码及显示电路　　本电路由译码驱动74LS48和7段共阴数码管组成。74LS48译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。　　4.控制电路　　完成计数器的复位、启动计数、暂停/继续计数、声光报警等功能。控制电路由IC5组成。IC5B受计数器的控制。IC5C、IC5D组成RS触发器，实现计数器的复位、计数和保持“24”、以及声、光报警的功能。　　(1)K1：启动按钮。K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持“24”状态不变，处于等待状态。当K1闭合时，计数器开始计数。　　(2)K2：手动复位按钮。当接下K2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即“24”。当松开K2时，计数器从24开始计数。　　(3)K3：暂停按钮。当“暂停/连续”开关处于“暂停”时，计数器暂停计数，显示器保持不变，当此开关处于“连续”开关，计数器继续累计计数。　　

29进制即0~28，两个74ls160十进制计数器和74ls00与非门

利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。一、选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为二、设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。三、布线：1、将芯片（1）的引脚4、10连到一起，2、将芯片（2）的引脚4、10连到一起，3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，4、将芯片（1）的引脚10连到+5V；5、将芯片（1）的引脚1、13连到一起，6、将芯片（2）的引脚1、13连到一起，7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，8、将芯片（1）的引脚13连到+5V；9、将芯片（1）的引脚3接到时钟信号CP10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚1111、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚312、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚1113、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q314、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。四、验证：接通电源on，默认输出 原始状态0000每输入一个CP信号（单击CP）， 的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111扩展资料：与十进制（1）二进制转十进制方法：“按权展开求和”规律：个位上的数字的次数是0，十位上的数字的次数是1，......，依次递增，而十分位的数字的次数是-1，百分位上数字的次数是-2，......，依次递减。注意：不是任何一个十进制小数都能转换成有限位的二进制数。（2）十进制转二进制十进制整数转二进制数：“除以2取余，逆序排列”（除二取余法）参考资料来源：百度百科-二进制

常用异步集成计数器74LS290 74LS290芯片管脚：S9（1）、S9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。74LS290具有以下功能： 置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。 置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=0000，故又称为异步清零功能或复位功能。计数功能：当S9（1）和S9（2）不全为1，并且R0（1）和R0（2）不全为1时，输入计数脉冲CP，计数器开始计数。计数脉冲由CP0输入，从Q0输出时，则构成二进制计数器；计数脉冲由CP1输入，输出为Q2Q1Q0时，则构成五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入，输出为Q3Q2Q1Q0时，则构成十进制（5421码）计数器。因此，74LS290又称为“二—五—十进制型集成计数器”。你要设置为6进制计数器，则将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入。因为是异步清零，所以只要将Q2和Q1管脚共接一个与门，将这个与门的输出接R0（1）和R0（2），S9（1）与S9（2）任意一个接高就行，这样就做出了6进制计数器。部分资料取自百度知道关于74ls290特点的提问。希望我的回答能帮助到你。

用74ls161实现13进制计数器，清零法，就是在计到13时，产生复位信号而清零。Q3Q2Q1Q0=1101，要用一个3输入的与非门产生复位信号。仿真图如下，数码管是用来显示的，你可以省掉。最大数是12，即是C。